RyoTTa's Basic

Latency Components : Basic DRAM Operation CPU -> Controller Transfer time Controller latency Queuing, scheduling delay Access converted to basic commands Controller -> DRAM Trasfer time DRAM bank latency Simple CAS(cloumn address strobe) if row is "open" OR RAS (row address strobe) + CAS if array precharged OR PRE + RAS + CAS (wortst case) DRAM - > Controller Transfer time Bus lantency(BL) Contr..

Review : DRAM Subsystem Organization Channel, DIMM, Rank, Chip, Bank, Row/Column, Cell The DRAM subsystem 2개의 Memory Channel, 각 Channel 별 2개의 DIMM Breaking down a DIMM DIMM의 양면 으로 나뉜 Rank(Rank0, Rank1), 각 Rank는 8개의 Device(Chip)으로 구성, 각 Chip은 8bit를 출력 Rank 동일 Channel에 같은 Addr/Cmd를 입력후 CS 를 통해 Channel을 Mux한다. Breaking down a Rank 각 Rank는 64bit를 출력함, 위에서 보듯 8개의 Chip이 각각 8bit를 출력 Breaking down a Chi..

$ sudo find / -name "libstdc++.so.6*" 결과 /home/osang915/gcc-5.4.0-build/prev-x86_64-unknown-linux-gnu/libstdc++-v3/src/.libs/libstdc++.so.6.0.21 /home/osang915/gcc-5.4.0-build/prev-x86_64-unknown-linux-gnu/libstdc++-v3/src/.libs/libstdc++.so.6 /home/osang915/gcc-5.4.0-build/stage1-x86_64-unknown-linux-gnu/libstdc++-v3/src/.libs/libstdc++.so.6.0.21 /home/osang915/gcc-5.4.0-build/stage1-x86_64-unk..

Abstract NVM 기술이 Main Memory의 대체 가능한 기술로 부상함에 따라, 아키텍쳐 레벨에서의 performance, energy, reliability의 분석이 필요해졌다. NVmain이라고 칭하는 시뮬레이터는 DRAM, NVM 모두를 지원하며 설계를 할 수 있도록 지원한다. 1. Intro 최신 ITRS로드맵에서 현재 DRAM이 직면하고 있는 일부 문제에 대한 솔루션은 아직 존재하지 않는다. 또한 DRAM은 전력 소모량에서 많은 단점을 가지고 있다.(3D Stacked DRAM 개발이유) DRAM의 Refresh, stand-by power는 큰 전력 소모의 두가지 주요 요인이다. NVM의 본질적인 특성은 데이터가 손실(lost)되지 않는다는 점이다. 이는 데이터가 Refresh할 필요..

Abstract NVM은 마침내 Intel Optane DC Persistent Memory의 출시로 상용화 되었다. Optane DC Memory는 Latency(346ns)이고, DRAM과 SSD 계층 사이에 위치한다. Memory Mode(or Cache Mode)에서 사용될 때 Memory Footprints가 작은 App에 대해서는 영향을 거의 미치지 않는다. 대신 큰 App에 대해서는 DRAM에 비해 속도가 다소 느려질 수 있지만, 더 많은 데이터를 메모리에 저장 할 수 있다. How to Use this Documnet Optane DC Memory에 대한 기본 특성이 필요하다면 Sec 3에 주목. 대량 메모리 사용하는 App 개발자는 Sec 4에 주목 File System, Storage ..

Abstract 이미지 센서에 DNN계산을 통합하여 전력 및 성능 절충점을 조사한다. Pixel Array, read-out circuits, memory, computing logic for DNN 의 3D stacked CMOS sensor인 Neurosensor의 설계를 제안한다. 분석에 따르면 DNN을 통합하면 Processing 및 Memory access Latency( 및 Energy)를 희생하여, Transmit Latency (및 Energy)가 감소한다. 따라서 특정 DNN 및 대역폭이 주어지면 Energy 효율을 최대화 하기위해 센서에서 계산해야하는 최적의 레이어 수가 존재한다. 보통 Sensor에 Memory를 통합하거나 Feature extraction layer만 구현하는 것이 ..

Abstract Video stabilization is a fundamental and important technique for high quality video. Previously, most of the frame borders were cropped and a moderate level of distortion was introduced. In this paper, frame interpolation is used to reduce jitter between frames. The biggest advantage is that end-to-end training is possible with unsupervised learning. It runs in near real time (15fps). I..

메모리 시스템, Bruce Jacob book.naver.com/bookdb/book_detail.nhn?bid=10017353

1. GEM5 다운로드 이전에 설치한 NVMain에서 제공한 GEM5는 매우 이전버전으로 SPEC2006을 실행하려 했을때, Static으로 컴파일된 App만 실행 가능하다고한다. 따라서 NVMain이랑 호환되며 그나마 최신버전인것을 설치해보려 한다. NVMain Github 에서 Issues에서 찾은 호환되는 버전을 찾았다. 아래에서 받을 수 있다. https://gem5.googlesource.com/public/gem5/+/525ce650e1a5bbe71c39d4b15598d6c003cc9f9e $ mv gem5-525ce650e1a5bbe71c39d4b15598d6c003cc9f9e gem5 해당파일을 받고 압축을 해제한 뒤, 디렉토리명을 gem5로 변경한다. 2. NVMain 다운로드 $ git..

1. configs/common/Options.py 파일에 l3 cache option 추가 parser.add_option("--l3cache", action="store_true") 2. configs/common/Caches.py 파일에 l3 cache class 추가 class L3Cache(BaseCache): assoc = 16 hit_latency = 20 response_latency = 20 mshrs = 512 tgts_per_mshr = 20 write_buffers = 256 # tags = MALRU() tags = LRU() 3. configs/common/CacheConfig.py 에 L3Cache 및 l3_cache_class 정의 if options.l2cache: # Pr..