Review : DRAM Subsystem Organization
Channel, DIMM, Rank, Chip, Bank, Row/Column, Cell
The DRAM subsystem
2개의 Memory Channel, 각 Channel 별 2개의 DIMM
Breaking down a DIMM
DIMM의 양면 으로 나뉜 Rank(Rank0, Rank1), 각 Rank는 8개의 Device(Chip)으로 구성, 각 Chip은 8bit를 출력
Rank
동일 Channel에 같은 Addr/Cmd를 입력후 CS 를 통해 Channel을 Mux한다.
Breaking down a Rank
각 Rank는 64bit를 출력함, 위에서 보듯 8개의 Chip이 각각 8bit를 출력
Breaking down a Chip
각 Chip은 8개의 Bank로 구성된다.
Breaking down a Bank
각 Device내의 Bank의 구성요소. 1개의 Bank당 1개의 Row-buffer가 있으며 하나의 Row/Col 주소에 대해 8bit가 출력된다. Row-buffer의 크기는 2KB, Row 개수는 16k개 이다.
Example: Transferring a cache block
Physical Addr(0x00 ~ 0x40)이 해당 메모리에 매핑되어있다고 가정한다. Channel 0, DIMM 0, Rank 0
Channel 0, DIMM 0, Rank 0에서 해당 Data는 Bank0에 위치한다. 각 Device는 8bit를 출력해야한다.
Channel 0, DIMM 0, Rank0, Bank 0에서 해당 Data의 첫번째 서브셋은 Row 0, Col 0에 위치한다. 각 Device는 동일한 Row/Col 에 해당하는 8bit를 출력한다. 즉 최종적으로 64bit(8 Byte)를 출력한다. 우리는 64Byte의 Cache Block을 Transfer하므로 아래와 같이 더 많은 서브셋을 확인해야한다.
해당 Data의 첫번째 서브셋(8Byte)는 Row 0, Col1에 위치하고 다음 서브셋은 Row 0, Col 1에 위치한다. 이러한 방식으로 64Byte를 전송하려면 8번의 I/O가 필요하다.
'개인 공부 > 메모리' 카테고리의 다른 글
| MSHRs(Miss Status Holding Register) (1) | 2021.06.10 |
|---|---|
| DRAM Operation, Memory Control & Memory Latency - 3 (2) | 2021.06.08 |
| DRAM Operation, Memory Control & Memory Latency - 2 (0) | 2021.06.07 |
| 메모리 타이밍 (0) | 2021.03.09 |
| 메모리 기초 (0) | 2021.03.09 |