RyoTTa's Basic

A 192-Gb 12-High 896-GB/s HBM3 DRAM with a TSV Auto Calibration Scheme and Machine-Learning-Based Layout OptimizationHBM3 Architecture제안된 HBM3 DRAM의 적층 다이어그램은 그림 28.1.1에 나와 있습니다. HBM3 DRAM은 최대 12단 적층과 16개의 독립 채널을 지원하여, 8단 적층과 8개 독립 채널로 제한되었던 이전 HBM2E DRAM에 비해 더 높은 밀도와 향상된 병렬성을 지원합니다. 제안된 아키텍처는 코어 다이에 4개의 채널을 포함하며, 4개의 슬라이스가 단일 단위 랭크를 형성하고 12개의 슬라이스가 3개의 랭크에 해당합니다. 코어 다이는 베이스 다이 위에 수직으로 적층되고 TSV를..

A 1.2V 64Gb 341GB/s HBM2 Stacked DRAM with Spiral Point-to-Point TSV Structure and Improved Bank Group Data ControlTSV Structure고대역폭과 저전력을 달성하는 데 있어 HBM의 주요 장애물은 8단 적층(8Hi stacks) 시 수천 개의 TSV로 인한 큰 정전 용량 부하입니다. 이전의 HBM(멀티-드롭 TSV 사용)은 8단 적층의 큰 TSV 부하를 관리하는 데 제한된 능력을 보였으며, 이는 대역폭과 밀도를 모두 달성하는 데 주요 장애물 중 하나였습니다. 기존 멀티-드롭 TSV 구조의 큰 부하를 줄이기 위해, 나선형 포인트-투-포인트(P2P) TSV 구조가 제안되었습니다. 그림 12.3.1은 기존의 멀티-드롭..

A 1.2V 8Gb 8-Channel 128GB/s High-BandwidthMemory (HBM) Stacked DRAM with EffectiveMicrobump I/O Test Methods Using 29nm Process and TSVHBM StructureHBM의 기본 구조는 Figure 25.2.1 (a)와 같이 4-Hi DRAM Core Die 와 최하단의 Base Logic Die로 구성된다.HBM의 기본 구조는 그림 25.2.1(a)에 묘사된 바와 같이 4단으로 쌓인(4-Hi) 코어 DRAM과 하단의 베이스 로직 다이로 구성됩니다. 코어 DRAM은 2개의 채널로 구성되며, 각 채널은 128개의 I/O와 8개의 독립적인 뱅크를 가진 1Gb 밀도를 가집니다. 코어 DRAM은 최소 접근 단위..

인공지능 반도체 메모리 기술 동향https://doi.org/10.22648/ETRI.2024.J.390503 인공지능 반도체 메모리 기술 동향최근 많은 AI(Artificial Intelligence) 서비스가 등장하여 뛰어난 성능으로 사람들을 놀라게 하고 있다. GPT(@Open-AI)를 필두로 해서, LLaMA(@Meta), Claude(@Anthropic), Gemini(@Google) 등과 같은 LLM(Large Language Model)들ettrends.etri.re.kr 현재 가장 많이 사용되는 메모리는 DRAM (Dynamic Random Access Memory)이다.DRAM의 중요성에 맞춰, DRAM의 pin당 Data-rate는 개발 초기부터 지금까지 꾸준히 증가해왔다.DDR - D..

https://www.imec-int.com/en/imec-magazine/imec-magazine-june-2020/the-history-and-future-of-dram-architectures-in-different-application-domains-an-analysisDRAM: BasicDRAM메모리의 경우 Bit cell은 Capacitor(커패시터)와 Transistor(트랜지스터)로 구성된다. 커패시터는 전하를 저장하는데 사용되고 트랜지스터는 커패시터에 액세스하여 저장된 전하량을 읽거나 새로운 전하를 충전하는데 사용된다.Wordline(워드라인)은 항승 트랜지스터 게이트에 연결되어 커패시터에 대한 액세스를 제어한다.Bitline(비트라인)은 트린지스터의 소스에 연결되어 셀에 저장된 전하를 ..

gcc compile $ cd $HOME/tools $ wget https://ftp.kaist.ac.kr/gnu/gcc/gcc-12.3.0/gcc-12.3.0.tar.gz $ tar -xvf gcc-12.3.0.tar.gz $ cd gcc-12.3.0 $ mkdir build $ ./configure --prefix=$HOME/tools/gcc-12.3.0/build --disable-multilib --enable-languages=c,c++ $ make -j $ make install bashrc 수정 $ vim ~/.bashrc export GCC12=$HOME/tools/gcc-12.3.0/build export PATH=$GCC12/bin:$PATH $ source ~/.bashrc $ gcc..

1. configs/common/Options.py 파일에 l3 cache option 추가 parser.add_argument("--l3cache", action="store_true") 2. configs/common/Caches.py 파일에 l3 cache class 추가 class L3Cache(Cache): assoc = 16 tag_latency = 32 data_latency = 32 response_latency = 32 mshrs = 32 tgts_per_mshr = 24 write_buffers = 16 3. src/mem/XBar.py 파일에 L3XBar class 추가 class L3XBar(CoherentXBar): width = 32 frontend_latency = 1 forw..

환경 Intel(R) Xeon(R) Gold 6226R CPU @ 2.90GHz x2 CentOS Linux release 7.9.2009 (Core) Linux 3.10.0-1160.el7.x86_64 gcc version 8.3.0 (GCC) (scl enable devtoolset-8) 소스코드 spec_cpu2017.iso를 연구실에서 구매후 설치를 준비한다. 벤치마크 소스와 컴파일, 수행, 검증을 위한 tool 프로그램들의 기본 바이너리 파일 및 소스가 존재하며 벤치마크 실행을 위한 규칙파일, 도큐먼트들이 존재한다. $ mkdir tmnt $ sudo mount -o loop spec_cpu2017.iso ./tmnt $ ls tmnt $ mkdir spec_cpu2017 $ cp -R ./tm..

sjp38.github.io/ko/post/spec_cpu2006_install/ 블로그 참조 https://github.com/SangJe/spec2006 github 참조 환경 Intel(R) Xeon(R) Gold 6226R CPU @ 2.90GHz x2 CentOS Linux release 7.9.2009 (Core) Linux 3.10.0-1160.el7.x86_64 gcc version 8.3.0 (GCC) (scl enable devtoolset-8) 아래 스크립트들을 다운받아 실행가능한 파일로 수정 extract_spec.sh #!/bin/bash BINDIR=`dirname $0` pushd $BINDIR SPECIMG=spec_cpu2006.iso TMPMNT=tmnt TARGET=sp..

gcc version 8.3.0을 다운받아 컴파일 후 동적라이브러리를 연결해준다. yum install gmp-devel mpfr-devel libmpc-devel wget wget https://ftp.gnu.org/gnu/gcc/gcc-8.3.0/gcc-8.3.0.tar.gz mkdir gcc-8.3.0-build tar xf gcc-8.3.0.tar.gz cd gcc-8.3.0-build ../gcc-8.3.0/configure --enable-languages=c,c++ --disable-multilib sudo make -j 10 && sudo make install export LD_LIBRARY_PATH=/usr/local/lib64:${LD_LIBRARY_PATH} 전 후 이후 .bashr..