RyoTTa's Basic

위의 그림은 제시된 NVM과 현재 사용하고있는 Volatile Memory의 전기적 및 물리적 특징을 보여준다. Memory Cell size는 일반적으로 F unit에 의해 측정되며, 여기서 메모리 셀 크기는 접근할 수 있는 minimum feature size를 나타낸다. 셀 크기는 또한 단일 레벨 셀(SLC)의 사용을 고려하여 측정되는데. 이는 각 메모리 셀이 논리 0와 논리 1의 두 가지 상태를 나타낼 수 있다는 것을 의미한다. 이 특징은 Read/Write Latency가 길어짐에 따라 메모리의 저장 용량을 크게 증가시킨다. Table 1에 설명된 값은 Related work에 따라 값이 다르기 때문에 많은 Variation이 나타낸다. PCRAM과 RRAM cell은 가장 작은 크기로 개발될 ..

ReRAM(Resistive Random Access Memory) 일부기능으로 인해 범용 메모리의 또다른 후보로 지목된다. (1) 소형화에 대한 우수한 잠재력(Cell 크기가 4F^2, F는 line width), (2) DRAM을 대체할 Main memory로써의 가능성, (3) 3D Memory로의 Natural integration ReRAM Cell은 일반적으로 두 전도성 금속 사이에 위치한 절연 또는 반도체 물질층을 가진 Device 로 구성된다. 이 구조를 MIM(Metal Indulator-Metal)이라고 한다. MIM의 중간 Layer은 메모리 정보의 저장으로 사용되고, 상단 Layer와 하단 Layer는 전극으로 사용된다. MIM의 중간 Layer는 저항 변화 효과를 겪는 자연적인 특..

PCRAM(PCM, Phase-Change Random Access Memory) PCRAM은 기존 메모리에 비해 더 높은 밀도를 제공하는 컴퓨터 아키텍처의 Main Memory에 대한 대안으로 간주된다. PCRAM Cell은 Resistor(저항기)에 의해 분리된 두개의 전극과 위상 변화(Phase-change)물질로 구성되어 있다. Ge2Sb2Te5복합체(Germanium-Antimony-Tellurium)은 가장 일반적으로 사용되는 화합물이지만, Sb2Te5 복합체에서 티타늄, 알루미늄, 갈륨을 사용할 수 있는 다양한 도핑 요소를 연구하는 21개의 관련 연구가 있다. 위상 변화 layer는 PCRAM의 정보 저장을 담당하며, 비정형(Amorphous)과 결정형(Crystalline)의 두가지 다른 ..

NVM(Non-volatile Memory)는 휘발성 메모리(like DRAM)에서 행하는 Refresh 작업을 행하지 않고도 데이터를 장기간 유지할 수 있는 메모리 기술이다. NVM 기술은 전류를 흘려 상태(1,0)을 바꿀 수 있기 때문에 메모리 셀로 사용되는 물질로 인해 작동한다. 이러한 기술은 Very low power, higher density than SRAM or DRAM을 제공 할 수있다. (낮은 전력, 높은 용량) 대신 NVM에는 Volatile Memory보다 낮은 Write 내구성과 Write 작업시 높은 Latency과 높은 Energy cost를 포함하여 극복해야할 여러개의 문제가 있다. STT-RAM(Spin Transfer Torque Random Access Memory) S..

FCFS(Firs Come First Served) 각 Read/Write가 실행 된 후 Page가 Close된다. 가장 오래된 Request가 먼저 처리된다. Read/Write Request를 모두 보유할 수 있는 하나의 Queue를 가진다. FRFCFS(First Ready First Come First First Served) Bank에서의 Row buffer hit이 가능한 Request를 이전 Request를 포함한 다른 Request보다 우선적으로 처리한다. Row buffer hit request가 존재하지 않는다면 가장 오래된 Request부터 처리한다. Read/Write Request를 를 모두 보유할 수 있는 하나의 Queue를 가진다. FRFCFS-WQF(First Ready Fi..

MSHRs(Miss Status Holding Register) "Miss Buffer"라고도 불린다. 즉 CPU가 실행하기 위한 데이터가 Cache에 존재하지 않은 Miss 상태일때, 필요한 데이터를 하위 메모리 계층에서 가져와야 한다. 이러한 과정에서 CPU stall을 방지하기 위해 MSHRs를 사용하게 된다. 미해결 Cache miss를 Track한다. 누락된 Cache Block을 참조하는 Pending Load/Store Access를 Tracking 한다. Fields of a single MSHR Valid Bit Cache block address (incoming accesses와의 match를 판단하기 위해) Control/Status bits (Prefetch, issued to m..

DRAM Refresh DRAM은 시간이 지남에 따라 DRAM 내부의 커패시터의 전류가 누출됨 Memory Controller는 해당 전류 누출을 복원하기 위해 주기적으로 Row를 Read해야한다. Activate + Precharge each row every N ms Typical N = 64ms 성능에 미치는 영향 Refresh중 Bank unavailable Long pause times : 모든 Row를 Burst로 Refresh하면 64ms마다 refresh가 끝날때 까지 DRAM을 사용할 수 없다. Burst Refresh : 모든 Row가 즉시 Refresh한다. Distributed Refresh : 각 Row가 일정한 간격으로 서로 다른시간에 Refresh Downsides of DRA..

Latency Components : Basic DRAM Operation CPU -> Controller Transfer time Controller latency Queuing, scheduling delay Access converted to basic commands Controller -> DRAM Trasfer time DRAM bank latency Simple CAS(cloumn address strobe) if row is "open" OR RAS (row address strobe) + CAS if array precharged OR PRE + RAS + CAS (wortst case) DRAM - > Controller Transfer time Bus lantency(BL) Contr..

Review : DRAM Subsystem Organization Channel, DIMM, Rank, Chip, Bank, Row/Column, Cell The DRAM subsystem 2개의 Memory Channel, 각 Channel 별 2개의 DIMM Breaking down a DIMM DIMM의 양면 으로 나뉜 Rank(Rank0, Rank1), 각 Rank는 8개의 Device(Chip)으로 구성, 각 Chip은 8bit를 출력 Rank 동일 Channel에 같은 Addr/Cmd를 입력후 CS 를 통해 Channel을 Mux한다. Breaking down a Rank 각 Rank는 64bit를 출력함, 위에서 보듯 8개의 Chip이 각각 8bit를 출력 Breaking down a Chi..

$ sudo find / -name "libstdc++.so.6*" 결과 /home/osang915/gcc-5.4.0-build/prev-x86_64-unknown-linux-gnu/libstdc++-v3/src/.libs/libstdc++.so.6.0.21 /home/osang915/gcc-5.4.0-build/prev-x86_64-unknown-linux-gnu/libstdc++-v3/src/.libs/libstdc++.so.6 /home/osang915/gcc-5.4.0-build/stage1-x86_64-unknown-linux-gnu/libstdc++-v3/src/.libs/libstdc++.so.6.0.21 /home/osang915/gcc-5.4.0-build/stage1-x86_64-unk..