RyoTTa's Basic

gcc compile $ cd $HOME/tools $ wget https://ftp.kaist.ac.kr/gnu/gcc/gcc-12.3.0/gcc-12.3.0.tar.gz $ tar -xvf gcc-12.3.0.tar.gz $ cd gcc-12.3.0 $ mkdir build $ ./configure --prefix=$HOME/tools/gcc-12.3.0/build --disable-multilib --enable-languages=c,c++ $ make -j $ make install bashrc 수정 $ vim ~/.bashrc export GCC12=$HOME/tools/gcc-12.3.0/build export PATH=$GCC12/bin:$PATH $ source ~/.bashrc $ gcc..

1. configs/common/Options.py 파일에 l3 cache option 추가 parser.add_argument("--l3cache", action="store_true") 2. configs/common/Caches.py 파일에 l3 cache class 추가 class L3Cache(Cache): assoc = 16 tag_latency = 32 data_latency = 32 response_latency = 32 mshrs = 32 tgts_per_mshr = 24 write_buffers = 16 3. src/mem/XBar.py 파일에 L3XBar class 추가 class L3XBar(CoherentXBar): width = 32 frontend_latency = 1 forw..

환경 Intel(R) Xeon(R) Gold 6226R CPU @ 2.90GHz x2 CentOS Linux release 7.9.2009 (Core) Linux 3.10.0-1160.el7.x86_64 gcc version 8.3.0 (GCC) (scl enable devtoolset-8) 소스코드 spec_cpu2017.iso를 연구실에서 구매후 설치를 준비한다. 벤치마크 소스와 컴파일, 수행, 검증을 위한 tool 프로그램들의 기본 바이너리 파일 및 소스가 존재하며 벤치마크 실행을 위한 규칙파일, 도큐먼트들이 존재한다. $ mkdir tmnt $ sudo mount -o loop spec_cpu2017.iso ./tmnt $ ls tmnt $ mkdir spec_cpu2017 $ cp -R ./tm..

sjp38.github.io/ko/post/spec_cpu2006_install/ 블로그 참조 https://github.com/SangJe/spec2006 github 참조 환경 Intel(R) Xeon(R) Gold 6226R CPU @ 2.90GHz x2 CentOS Linux release 7.9.2009 (Core) Linux 3.10.0-1160.el7.x86_64 gcc version 8.3.0 (GCC) (scl enable devtoolset-8) 아래 스크립트들을 다운받아 실행가능한 파일로 수정 extract_spec.sh #!/bin/bash BINDIR=`dirname $0` pushd $BINDIR SPECIMG=spec_cpu2006.iso TMPMNT=tmnt TARGET=sp..

gcc version 8.3.0을 다운받아 컴파일 후 동적라이브러리를 연결해준다. yum install gmp-devel mpfr-devel libmpc-devel wget wget https://ftp.gnu.org/gnu/gcc/gcc-8.3.0/gcc-8.3.0.tar.gz mkdir gcc-8.3.0-build tar xf gcc-8.3.0.tar.gz cd gcc-8.3.0-build ../gcc-8.3.0/configure --enable-languages=c,c++ --disable-multilib sudo make -j 10 && sudo make install export LD_LIBRARY_PATH=/usr/local/lib64:${LD_LIBRARY_PATH} 전 후 이후 .bashr..

In, Memory hierarchy characterization of SPEC CPU2006 and SPEC CPU2017 on the Intel Xeon Skylake-SP (https://www.ncbi.nlm.nih.gov/pmc/articles/PMC6675054/)

2. Background A. Basic of Memory Devices and Systems Increased memory bandwidth and capacity requirement. Typically, Mem chip are integrated and installed as Dual In-line Memory Module(DIMM) DIMM’s energy consumption is significant.(20% ~ 40% of entire system power consumption) PCM Pros, Ability to scale down, Low power consumption(1/3 of DRAM in operating state, zero idle state), Non-volatility..

오늘날 컴퓨터 시스템, 프로세서, I/O 디바이스는 메모리 시스템의 데이터에 액세스 하기 위해 하나이상의 메모리 컨트롤러를 거친다. 메모리 컨트롤러는 DRAM디바이스에서의 데이터 이동을 관리하는 동시에 프로토콜을 준수하며, DRAM디바이스 고유의 전기적 특성, 타이밍 특성을 책임지고 심지어 특정 시스템에서는 에러의 검출과 수정까지 담당한다. DRAM 메모리 컨트롤러의 설계와 구현은 DRAM 메모리 시스템의 Bandwidth, Access latency에 영향을 미친다. 13.1 DRAM 컨트롤러 아키텍쳐 Instruction set architecture처럼 프로세서의 프로그래밍 모델을 정의하는 것 처럼, DRAM 액세스 프로토콜은 DRAM 메모리 컨트롤러와 DRAM 디바이스의 시스템 사이의 인터페이스 ..

12.3.3 DDR2 SDRAM DDR2 디바이스는 DDR 디바이스 아키텍처의 프리페치 길이를 2비트에서 4비트로 증가시켜 생산비용의 증가없이 더 높은 데이터 속도를 달성했다. M-bit 프리페치 명명법에서 DDR2 디바이스는 내부적으로 4xN 비트를 Y의 속도로 처리하며, 메모리 시스템과의 N-bit-와이드 인터페이스에서의 데이터 이동 속도는 4xY이다. 그림 12.19는 DDR2 의 I/O인터페이스 블록 다이어그램을 나타낸다. DDR 디바이스와 비교하여 내부 데이터 경로를 2배로 하였음을 보여준다. ODT(On-Die-Termination)신호는 메모리 시스템의 전기적 특성을 조절하기위해 메모리 컨트롤러에 의해 조절될 수 있다. 12.3.4 프로토콜과 구조적 차이 DDR와 DDR2 디바이스 구조 사이..

SDRAM 액세스 프로토콜 그림 12.12는 SDRAM 메모리 시스템에 데이터 액세스를 하는 기본 개념을 보여준다. 랭크 n의 뱅크 i 로우 활성화 커맨드, 같은 뱅크에 대한 칼럼 read 커맨드, 그리고 다른 랭크에 있는 열려있는 뱅크에 대한 칼럼 read 커맨드 등 3개의 커맨드를 나타낸다. 특히 SDRAM 디바이스가 커맨드를 래치하면서 로우 활성화를 시작할 때 클럭 신호의 상승 에지에서의 어드레스에 대해서 수행하는 것을 보여준다. 로우 활성화 커맨드 이후 두 사이클 뒤에, 로우 칼럼 지연 시간이 만족되고, 메모리 컨트롤러는 해당 로우가 Open 된 것으로 가정한다. 메모리 컨트롤러는 이후에 커맨드 버스를 통해 칼럼 Read 액세스 커맨드를 보내고, tCAS 시간뒤에 SDRAM 디바이스는 데이터를 전..