RyoTTa's Basic

Background -TLB = Cache for virtual to physical address translations -TLB miss -> high cost time consumption -TLB does not support coherence(일관성) -> Need OS support (= TLB Shootdown) -Maintain Coherency Using IPI (Inter Processor Interrupt) -ACK from Remote Core takes a lot of Cycles(>=1000) -Furthermore, longer due to PTI to avoid the Meltdown vulnerability (PTI = Page Table Isolation, Separate..

Abstract Hybrid2의 필요성 -3D-stacked Memory와 Off chip DRAM으로 구성된 시스템을 위함 -기존에는 DRAM Cache 혹은 Flat address space 방식으로 사용되었음 -메모리 용량 및 데이터 전송 Cost의 절충을 위한 Hybrid 방식을 구성 Intro 문제점 -컴퓨터 시스템의 성능은 대부분 Memory hierarchy 구조에 의해 좌우 -높은 대역폭:적은 용량을 가진 3D-stacked DRAM을 Near Memory, 낮은 대역폭:많은 용량을 가진 일반 DRAM을 Far Memory -NM이 DRAM cache로 사용될 때, 메모리 시스템에서 NM용량은 무시 -NM이 Flat address space로 사용될 때, Swap으로 인한 오버헤드 증가 -..