티스토리

RyoTTa's Basic

검색하기

블로그 홈

RyoTTa's Basic

ryotta-205.tistory.com/m

RyoTTa

구독자: 14

방명록 방문하기

반응형

주요 글 목록

CentOS7 gcc, g++ version update gcc compile $ cd $HOME/tools $ wget https://ftp.kaist.ac.kr/gnu/gcc/gcc-12.3.0/gcc-12.3.0.tar.gz $ tar -xvf gcc-12.3.0.tar.gz $ cd gcc-12.3.0 $ mkdir build $ ./configure --prefix=$HOME/tools/gcc-12.3.0/build --disable-multilib --enable-languages=c,c++ $ make -j $ make install bashrc 수정 $ vim ~/.bashrc export GCC12=$HOME/tools/gcc-12.3.0/build export PATH=$GCC12/bin:$PATH $ source ~/.bashrc $ gcc.. 공감수 1 댓글수 0 2023. 9. 1.
Centos 7, SPEC2017 설치 환경 Intel(R) Xeon(R) Gold 6226R CPU @ 2.90GHz x2 CentOS Linux release 7.9.2009 (Core) Linux 3.10.0-1160.el7.x86_64 gcc version 8.3.0 (GCC) (scl enable devtoolset-8) 소스코드 spec_cpu2017.iso를 연구실에서 구매후 설치를 준비한다. 벤치마크 소스와 컴파일, 수행, 검증을 위한 tool 프로그램들의 기본 바이너리 파일 및 소스가 존재하며 벤치마크 실행을 위한 규칙파일, 도큐먼트들이 존재한다. $ mkdir tmnt $ sudo mount -o loop spec_cpu2017.iso ./tmnt $ ls tmnt $ mkdir spec_cpu2017 $ cp -R ./tm.. 공감수 1 댓글수 0 2022. 5. 4.
Centos 7, SPEC2006 설치 - 2 sjp38.github.io/ko/post/spec_cpu2006_install/ 블로그 참조 https://github.com/SangJe/spec2006 github 참조 환경 Intel(R) Xeon(R) Gold 6226R CPU @ 2.90GHz x2 CentOS Linux release 7.9.2009 (Core) Linux 3.10.0-1160.el7.x86_64 gcc version 8.3.0 (GCC) (scl enable devtoolset-8) 아래 스크립트들을 다운받아 실행가능한 파일로 수정 extract_spec.sh #!/bin/bash BINDIR=`dirname $0` pushd $BINDIR SPECIMG=spec_cpu2006.iso TMPMNT=tmnt TARGET=sp.. 공감수 1 댓글수 0 2022. 1. 13.
Centos 7, /lib64/libstdc++.so.6: version `CXXABI_1.3.8' not found -2 gcc version 8.3.0을 다운받아 컴파일 후 동적라이브러리를 연결해준다. yum install gmp-devel mpfr-devel libmpc-devel wget wget https://ftp.gnu.org/gnu/gcc/gcc-8.3.0/gcc-8.3.0.tar.gz mkdir gcc-8.3.0-build tar xf gcc-8.3.0.tar.gz cd gcc-8.3.0-build ../gcc-8.3.0/configure --enable-languages=c,c++ --disable-multilib sudo make -j 10 && sudo make install export LD_LIBRARY_PATH=/usr/local/lib64:${LD_LIBRARY_PATH} 전 후 이후 .bashr.. 공감수 1 댓글수 2 2022. 1. 11.
SPEC2006 워크로드별 특성 - 1 In, Memory hierarchy characterization of SPEC CPU2006 and SPEC CPU2017 on the Intel Xeon Skylake-SP (https://www.ncbi.nlm.nih.gov/pmc/articles/PMC6675054/) 공감수 0 댓글수 0 2022. 1. 6.
An Energy- and Performance-Aware DRAM Cache Architecture for Hybrid DRAMPCM Main Memory Systems 2. Background A. Basic of Memory Devices and Systems Increased memory bandwidth and capacity requirement. Typically, Mem chip are integrated and installed as Dual In-line Memory Module(DIMM) DIMM’s energy consumption is significant.(20% ~ 40% of entire system power consumption) PCM Pros, Ability to scale down, Low power consumption(1/3 of DRAM in operating state, zero idle state), Non-volatility.. 공감수 0 댓글수 0 2022. 1. 6.
DMA(Direct Memory Access) DMA의 정의 DMA는 특정한 HW 시스템(Hard-disk, GPU 등)이 CPU와 독립적으로 주 시스템 메모리(RAM)에 Access 할 수 있도록 하는 컴퓨티 시스템의 기능이다. CPU는 상태, 제어정보만을 교환하고 직접적인 데이터 전송은 DMA Controller가 버스를 제어하고 I/O와 메모리간에 교환한다. 등장 배경 DMA와 반대되는 개념으로 PIO(Programed Input/Output)이 존재한다. HW 시스템들 사이에 전송되는 모든 데이터가 CPU를 거쳐가는 방식이다. PIO를 보완하기위해 인터럽트, DMA등이 고안되었다. 인터럽트 방식은 PIO방식보다는 효율적이지만 I/O를 위한 상태, 제어정보, 데이터 전송을 위해 CPU의 많은 개입이 필요하기 때문에 오버헤드가 발생한다. 최근 고.. 공감수 1 댓글수 1 2021. 7. 22.
Revamping Storage Class Memory With Hardware Automated Memory-Over-Storage Solution Revamping Storage Class Memory With Hardware Automated Memory-Over-Storage Solution 2021 ACM/IEEE 48th Annual International Symposium on Computer Architecture (ISCA) KAIST, University of Illinois Urbana-Champaign, Pennsylvania State University Motivation •최근 위와 같은 Larger Scale Application이 대폭 증가. Related Works HW Solution •NVDIMM-N : Back up data from DRAM to flash during power failure Capacity .. 공감수 0 댓글수 0 2021. 7. 13.
Intel Optane DC Persistent Memory Module-2 출처 : https://www.servethehome.com/a-close-look-at-intel-optane-dc-persistent-memory-modules/ A Close Look at Intel Optane DC Persistent Memory ModulesWe de-lid an Intel Optane DC Persistent Memory module to see what chips go into making one of 2019's most anticipated technologies. In the process, we found a few surprises and new clues as to how these workwww.servethehome.com Optane DC PMM은 오랫동안 .. 공감수 0 댓글수 0 2021. 6. 15.
Intel Optane DC Persistent Memory Module-1 출처 : https://www.storagereview.com/news/intel-optane-dc-persistent-memory-module-pmm Intel Optane DC Persistent Memory Module (PMM)Intel has talked about Optane DC Persistent Memory Modules (PMM) publicly for over awww.storagereview.com 개요 Intel Optane DC PMM은 기존의 DRAM보다 훨씬 높은 용량을 제공한다. 128GB, 256GB 및 512GB로 제공되며 일반적으로 4~32GB 범위에서 제공되는 DRAM 보다 훨씬 크다. PMM은 DRAM과 동일한 Channel에 있으며 각 채널의 CPU에 가장 .. 공감수 0 댓글수 0 2021. 6. 15.
Non-volatile Memory, STT-RAM, PCM, RRAM 비교 위의 그림은 제시된 NVM과 현재 사용하고있는 Volatile Memory의 전기적 및 물리적 특징을 보여준다. Memory Cell size는 일반적으로 F unit에 의해 측정되며, 여기서 메모리 셀 크기는 접근할 수 있는 minimum feature size를 나타낸다. 셀 크기는 또한 단일 레벨 셀(SLC)의 사용을 고려하여 측정되는데. 이는 각 메모리 셀이 논리 0와 논리 1의 두 가지 상태를 나타낼 수 있다는 것을 의미한다. 이 특징은 Read/Write Latency가 길어짐에 따라 메모리의 저장 용량을 크게 증가시킨다. Table 1에 설명된 값은 Related work에 따라 값이 다르기 때문에 많은 Variation이 나타낸다. PCRAM과 RRAM cell은 가장 작은 크기.. 공감수 0 댓글수 0 2021. 6. 10.
Non-volatile Memory, ReRAM에 대한 요약 ReRAM(Resistive Random Access Memory) 일부기능으로 인해 범용 메모리의 또다른 후보로 지목된다. (1) 소형화에 대한 우수한 잠재력(Cell 크기가 4F^2, F는 line width), (2) DRAM을 대체할 Main memory로써의 가능성, (3) 3D Memory로의 Natural integration ReRAM Cell은 일반적으로 두 전도성 금속 사이에 위치한 절연 또는 반도체 물질층을 가진 Device 로 구성된다. 이 구조를 MIM(Metal Indulator-Metal)이라고 한다. MIM의 중간 Layer은 메모리 정보의 저장으로 사용되고, 상단 Layer와 하단 Layer는 전극으로 사용된다. MIM의 중간 Layer는 저항 변화.. 공감수 0 댓글수 0 2021. 6. 10.
Non-volatile Memory, PCRAM(PCM)에 대한 요약 PCRAM(PCM, Phase-Change Random Access Memory) PCRAM은 기존 메모리에 비해 더 높은 밀도를 제공하는 컴퓨터 아키텍처의 Main Memory에 대한 대안으로 간주된다. PCRAM Cell은 Resistor(저항기)에 의해 분리된 두개의 전극과 위상 변화(Phase-change)물질로 구성되어 있다. Ge2Sb2Te5복합체(Germanium-Antimony-Tellurium)은 가장 일반적으로 사용되는 화합물이지만, Sb2Te5 복합체에서 티타늄, 알루미늄, 갈륨을 사용할 수 있는 다양한 도핑 요소를 연구하는 21개의 관련 연구가 있다. 위상 변화 layer는 PCRAM의 정보 저장을 담당하며, 비정형(Amorphous)과 결정형(Crystalline)의 두.. 공감수 0 댓글수 0 2021. 6. 10.
Non-volatile Memory, STT-RAM에 대한 요약 NVM(Non-volatile Memory)는 휘발성 메모리(like DRAM)에서 행하는 Refresh 작업을 행하지 않고도 데이터를 장기간 유지할 수 있는 메모리 기술이다. NVM 기술은 전류를 흘려 상태(1,0)을 바꿀 수 있기 때문에 메모리 셀로 사용되는 물질로 인해 작동한다. 이러한 기술은 Very low power, higher density than SRAM or DRAM을 제공 할 수있다. (낮은 전력, 높은 용량) 대신 NVM에는 Volatile Memory보다 낮은 Write 내구성과 Write 작업시 높은 Latency과 높은 Energy cost를 포함하여 극복해야할 여러개의 문제가 있다. STT-RAM(Spin Transfer Torque Random Access Memory) .. 공감수 0 댓글수 0 2021. 6. 10.
Memory Controller Policy FCFS(Firs Come First Served) 각 Read/Write가 실행 된 후 Page가 Close된다. 가장 오래된 Request가 먼저 처리된다. Read/Write Request를 모두 보유할 수 있는 하나의 Queue를 가진다. FRFCFS(First Ready First Come First First Served) Bank에서의 Row buffer hit이 가능한 Request를 이전 Request를 포함한 다른 Request보다 우선적으로 처리한다. Row buffer hit request가 존재하지 않는다면 가장 오래된 Request부터 처리한다. Read/Write Request를 를 모두 보유할 수 있는 하나의 Queue를 가진다. FRFCFS-WQF(First Ready Fi.. 공감수 0 댓글수 0 2021. 6. 10.
MSHRs(Miss Status Holding Register) MSHRs(Miss Status Holding Register) "Miss Buffer"라고도 불린다. 즉 CPU가 실행하기 위한 데이터가 Cache에 존재하지 않은 Miss 상태일때, 필요한 데이터를 하위 메모리 계층에서 가져와야 한다. 이러한 과정에서 CPU stall을 방지하기 위해 MSHRs를 사용하게 된다. 미해결 Cache miss를 Track한다. 누락된 Cache Block을 참조하는 Pending Load/Store Access를 Tracking 한다. Fields of a single MSHR Valid Bit Cache block address (incoming accesses와의 match를 판단하기 위해) Control/Status bits (Prefetch, issued to m.. 공감수 0 댓글수 1 2021. 6. 10.
DRAM Operation, Memory Control & Memory Latency - 3 DRAM Refresh DRAM은 시간이 지남에 따라 DRAM 내부의 커패시터의 전류가 누출됨 Memory Controller는 해당 전류 누출을 복원하기 위해 주기적으로 Row를 Read해야한다. Activate + Precharge each row every N ms Typical N = 64ms 성능에 미치는 영향 Refresh중 Bank unavailable Long pause times : 모든 Row를 Burst로 Refresh하면 64ms마다 refresh가 끝날때 까지 DRAM을 사용할 수 없다. Burst Refresh : 모든 Row가 즉시 Refresh한다. Distributed Refresh : 각 Row가 일정한 간격으로 서로 다른시간에 Refresh Downsides of DRA.. 공감수 0 댓글수 2 2021. 6. 8.
DRAM Operation, Memory Control & Memory Latency - 2 Latency Components : Basic DRAM Operation CPU -> Controller Transfer time Controller latency Queuing, scheduling delay Access converted to basic commands Controller -> DRAM Trasfer time DRAM bank latency Simple CAS(cloumn address strobe) if row is "open" OR RAS (row address strobe) + CAS if array precharged OR PRE + RAS + CAS (wortst case) DRAM - > Controller Transfer time Bus lantency(BL) Contr.. 공감수 0 댓글수 0 2021. 6. 7.
DRAM Operation, Memory Control & Memory Latency - 1 Review : DRAM Subsystem Organization Channel, DIMM, Rank, Chip, Bank, Row/Column, Cell The DRAM subsystem 2개의 Memory Channel, 각 Channel 별 2개의 DIMM Breaking down a DIMM DIMM의 양면 으로 나뉜 Rank(Rank0, Rank1), 각 Rank는 8개의 Device(Chip)으로 구성, 각 Chip은 8bit를 출력 Rank 동일 Channel에 같은 Addr/Cmd를 입력후 CS 를 통해 Channel을 Mux한다. Breaking down a Rank 각 Rank는 64bit를 출력함, 위에서 보듯 8개의 Chip이 각각 8bit를 출력 Breaking down a Chi.. 공감수 0 댓글수 2 2021. 6. 7.
Centos 7, /lib64/libstdc++.so.6: version `CXXABI_1.3.8' not found $ sudo find / -name "libstdc++.so.6*" 결과 /home/osang915/gcc-5.4.0-build/prev-x86_64-unknown-linux-gnu/libstdc++-v3/src/.libs/libstdc++.so.6.0.21 /home/osang915/gcc-5.4.0-build/prev-x86_64-unknown-linux-gnu/libstdc++-v3/src/.libs/libstdc++.so.6 /home/osang915/gcc-5.4.0-build/stage1-x86_64-unknown-linux-gnu/libstdc++-v3/src/.libs/libstdc++.so.6.0.21 /home/osang915/gcc-5.4.0-build/stage1-x86_64-unk.. 공감수 3 댓글수 1 2021. 5. 27.
NVMain An Architectural-Level Main Memory Simulator for Emerging Non-volatile Memories Abstract NVM 기술이 Main Memory의 대체 가능한 기술로 부상함에 따라, 아키텍쳐 레벨에서의 performance, energy, reliability의 분석이 필요해졌다. NVmain이라고 칭하는 시뮬레이터는 DRAM, NVM 모두를 지원하며 설계를 할 수 있도록 지원한다. 1. Intro 최신 ITRS로드맵에서 현재 DRAM이 직면하고 있는 일부 문제에 대한 솔루션은 아직 존재하지 않는다. 또한 DRAM은 전력 소모량에서 많은 단점을 가지고 있다.(3D Stacked DRAM 개발이유) DRAM의 Refresh, stand-by power는 큰 전력 소모의 두가지 주요 요인이다. NVM의 본질적인 특성은 데이터가 손실(lost)되지 않는다는 점이다. 이는 데이터가 Refresh할 필요.. 공감수 0 댓글수 0 2021. 5. 11.
Basic Performance Measurements of the Intel Optane DC Persistent Memroy Module Abstract NVM은 마침내 Intel Optane DC Persistent Memory의 출시로 상용화 되었다. Optane DC Memory는 Latency(346ns)이고, DRAM과 SSD 계층 사이에 위치한다. Memory Mode(or Cache Mode)에서 사용될 때 Memory Footprints가 작은 App에 대해서는 영향을 거의 미치지 않는다. 대신 큰 App에 대해서는 DRAM에 비해 속도가 다소 느려질 수 있지만, 더 많은 데이터를 메모리에 저장 할 수 있다. How to Use this Documnet Optane DC Memory에 대한 기본 특성이 필요하다면 Sec 3에 주목. 대량 메모리 사용하는 App 개발자는 Sec 4에 주목 File System, Storage .. 공감수 0 댓글수 0 2021. 5. 7.
3-D Stacked Image Sensor With Deep Neural Network Computation Abstract 이미지 센서에 DNN계산을 통합하여 전력 및 성능 절충점을 조사한다. Pixel Array, read-out circuits, memory, computing logic for DNN 의 3D stacked CMOS sensor인 Neurosensor의 설계를 제안한다. 분석에 따르면 DNN을 통합하면 Processing 및 Memory access Latency( 및 Energy)를 희생하여, Transmit Latency (및 Energy)가 감소한다. 따라서 특정 DNN 및 대역폭이 주어지면 Energy 효율을 최대화 하기위해 센서에서 계산해야하는 최적의 레이어 수가 존재한다. 보통 Sensor에 Memory를 통합하거나 Feature extraction layer만 구현하는 것이 .. 공감수 0 댓글수 0 2021. 4. 29.
Deep Iterative Frame Interpolation for Full-frame Video Stabilization Abstract Video stabilization is a fundamental and important technique for high quality video. Previously, most of the frame borders were cropped and a moderate level of distortion was introduced. In this paper, frame interpolation is used to reduce jitter between frames. The biggest advantage is that end-to-end training is possible with unsupervised learning. It runs in near real time (15fps). I.. 공감수 0 댓글수 0 2021. 4. 29.
Centos 7, gcc 버전 업데이트 현재 서버의 gcc version 확인[ryotta205@compasslab3 ~]$ gcc --versiongcc (GCC) 4.8.5 20150623 (Red Hat 4.8.5-44)Copyright (C) 2015 Free Software Foundation, Inc.This is free software; see the source for copying conditions. There is NOwarranty; not even for MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. 직접 gcc를 업데이트하기위해서는 번거롭고 컴파일, 종속성 문제를 해결해야 할 수 있기 때문에, Developer Toolset을 설치해서 지원하는 gcc version을.. 공감수 4 댓글수 0 2021. 3. 16.
Centos 7, SPEC2006 설치 - 1 sjp38.github.io/ko/post/spec_cpu2006_install/ 블로그 참조 https://github.com/SangJe/spec2006 github 참조 환경 Intel(R) Xeon(R) Gold 6226R CPU @ 2.90GHz x2 CentOS Linux release 7.9.2009 (Core) Linux 3.10.0-1160.el7.x86_64 gcc version 8.3.0 (GCC) (scl enable devtoolset-8) 소스코드 spec_cpu2006.iso를 연구실에서 구매후 설치를 준비한다. 벤치마크 소스와 컴파일, 수행, 검증을 위한 tool 프로그램들의 기본 바이너리 파일 및 소스가 존재하며 벤치마크 실행을 위한 규칙파일, 도큐먼트들이 존재한다. $ m.. 공감수 0 댓글수 0 2021. 3. 11.
LSP Collective Cross-Page Prefetching for NVM Abstract -NVM은 DRAM에 비해 Row activation latency가 대략 10x 정도로 매우 크다. -따라서 미리 NVM의 Row를 정확하게 Open 한다음 적은 오버헤드로 Open된 Row에서 데이터 블록을 Prefetch할 수 있는 Collective cross-page prefetching을 제안한다. -Memory Access 패턴을 식별하고 Ladder stream prefetcher(LSP)를 제안한다. -Collective Prefetch Table는 Memory Queue의 상태에 따라 Prefetch를 추측적으로 스케쥴링하여 Prefetch Request로 인한 Demand Request와의 충돌을 피한다. Intro 문제점 -Optane DC PMM가 Memory Mo.. 공감수 0 댓글수 0 2021. 3. 10.
메모리 타이밍 Refresh : DRAM이 Idle일때 Memory cell을 이루고있는 Capacitor에서전하가 채워져 있는 상황(논리 1의 상태)을 유지하고 있을 때, 방전에 의하여 채워진 전하가 조금씩 소진되므로, 이를 보상하기 위하여 주기적으로 재충전 시키는 것. Precharge : Refresh가 Idle일때의 전하 방전을 보상하기 위한 주기적인 충전과정이라고 한다면, Precharge는 데이터 read시 감쇄되는 전하(destructive read)를 보상하기 위하여 read후 재충전하는 과정을 의미함. CAS(Columm Assress Strobe) Latency (tCL/tCAS): 줄여서 CAS Latency, 더욱 줄여 "CL" 이라 부르는 값. CAS 대기 시간. 명령이 메모리로 전송 된 후 응.. 공감수 0 댓글수 0 2021. 3. 9.
메모리 기초 SRAM = Static RAM 전원이 공급되면 데이터는 유지 DRAM = Dynamic RAM 만약 아무것도 하지않는다면 데이터 손실 SRAM: 6T per bit 일반적인 고속 CMOS 기술로 구현 DRAM: 1T per bit (+1 capacitor) Density에 최적화된 DRAM process DRAM의 Low-Level Organization은 SRAM과 유사하다. Read의 경우 매우 파괴(Destructive)적이며, Read에 의해 내용이 지워진다. Row buffer는 Read Data를 유지한다. - Row buffer의 Data를 DRAM Row라고 한다 - 종종 Page 라고 불리운다. (Virtual Memory의 Page와 혼동) - Block Read는 항상 Row buf.. 공감수 0 댓글수 0 2021. 3. 9.
Towards Efficient NVDIMM-based Heterogeneous Storage Hierarchy Management for Big Data Workloads Abstract -NVDIMM 기반 아키텍처에 비추어 스토리지 데이터 관리의 솔루션을 제공 -특히 NVDIMM을 메모리버스에 배치함으로 발생하는 Bus Contention문제를 해결하기 위함 -Memory Traffic interferences사용으로 인한 부작용을 최소화 하기위해 NVDIMM-based Lazy Migration 을 소개 Intro 문제점 -Big data applications는 memory 와 storage 간의 I/O에 높은 성능을 요구 -보통 VMDK로(Virtual Machine Disks)로 사용되며, 여러 물리적 디바이스에 분산되어 있다. -NVDIMM 장치의 I/O 성능을 예측하기 어렵다.(분리된 I/O 경로가 아닌 DIMM 형식이므로 Memory Traffic도 고려해야.. 공감수 0 댓글수 0 2021. 3. 8.

반응형

문의안내

티스토리
로그인
고객센터

티스토리는 카카오에서 사랑을 담아 만듭니다.